PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-078136

(43) Date of publication of application: 18.03.1994

(51)Int.Cl.

H04N 1/393 G06F 15/66

G09G 5/36

(21)Application number: 04-225473

(71)Applicant: NEC CORP

(22)Date of filing:

25.08.1992


(72)Inventor: OGASAWARA HIROMICHI

(54) PICTURE REDUCTION PROCESSING SYSTEM

(57)Abstract:

PURPOSE: To prevent drop-out of narrow lines like ruled lines and flattening of fine characters or the like by selectively switching thinned picture elements between two thinning object picture element strings to reduce a picture.

CONSTITUTION: In a line memory 11, binarized picture data Din is stored in plural line memories LM1 to LM3 to generate thinned picture element strings (b) and (c) and reference picture element strings (a) and (d). A first pattern matching circuit (PM1) 12 and a first selector circuit (DS1) detect a preliminarily set first specific pattern from picture element strings in the line memory 11 to select and output one thinned picture element string (b)



or (c). A delay circuit 21 (D1 to D3) outputs picture element components (m), (n), (p), and (q) in the main scanning direction of the selected thinned picture element string (b) or (c) in parallel. A second pattern matching circuit (PM2) 22 and a second selector circuit (DS2) 24 detect a preliminarily set specific pattern from the output of four picture element components (m), (n), (p), and (q) to select and output the thinned picture element component (n) or (p) as picture data Dout.

LEGAL STATUS

[Date of request for examination]

27.09.1996

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other

than the examiner's decision of rejection or

application converted registration]

[Date of final disposal for application]

[Patent number]

2982509

[Date of registration]

24.09.1999

[Number of appeal against examiner's

decision of rejection]

[Date of requesting appeal against

examiner's decision of rejection]

[Date of extinction of right]

24.09.2005

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出類公開番号

特開平6-78136

(43)公開日 平成6年(1994)3月18日

(51)Int.CL ⁶ H 0 4 N 1/393	識別記号	庁内 <u>些理</u> 番号 4225−5C	F I	技術表示箇所
G 0 6 F 15/66 G 0 9 G 5/36	355 D	8420—51. 9177—5G		

審査請求 宋請求 請求項の数2(全 5 頁)


(21)宝瓶各号	特期平4-225473	(71)出版人 000004287 日本電気探式会社
(22)出單日	平成 4 年(1992) 8 月26日	東京都灣区芝五丁目7番1号 (72)発明者 小笠原 弘道 東京都湖区芝五丁目7番1号日本電気株式 会社内
·		(74)代理人。 弁理士 京本 直衛 (外2名)

(54)【発明の名称】 国線の縮小処理方式

(57)【要約】

【構成】2値化された回データBIAを複数のラインメモリLM1~3 に記憶し、問引回素列BICをおよび参照画素列BICを表して生成し出力するラインメモリ11 と、予め設定された第1の特定パターンをラインメモリ11の回案列から検出し一方の間引画素列B又はこを遂訳し出力する第1のパターンマッチング回路12及び第1のセレクタ回路14と、選択された問引回素列B又はこの主定者方向の4回素分配。RIP(単連形に出力する遅延回路21と、予め設定された第2の特定パターンを4回素分配。RIPを選択し出力する第2のパターンマッチング回路22及び第2のセレクタ回路24とを有する。

【効果】二つの間引き対照画素列から選択的に関引き画 素を切り換えて確小するとにより、野線のような額線の 欠箱や細かい文字などのつぶれを抑えることができる。



【特許請求の範囲】

【請求項1】 白情報もよび黒情報の固情報が2値化さ れた画データの間引き対象の2 ラインを間引回素列と し、前記間引画素列の画素が周辺の前記画情報に対して 孤立した画素にならないように一方の前記画素列を聞引 くととを特徴とする画像の稿小処理方式。

【請求項2】 入力の前記画データを複数のラインメモ リに記憶し前記間引画素列および参照画素列として生成 し出力する手段と、予め設定された第1の特定バターン を前記ラインメモリの画素列から検出し一方の前記聞引 10 画索列を選択し出力する手段と、選択された前記間引画 素列の主定査方向の4回素分を並列に出力する手段と、 予め設定された第2の特定バターンを前記4回素分の円 力から検出し間引回素を選択し出力する手段とを有する ことを特徴とする請求項】記載の画像の補小処理方式。 【発明の詳細な説明】

100011

[産業上の利用分野] 本発明は画像の福小処理方式に関 し、特にファクシミリ装置において画像の縮小処理を行 う画像の縮小処理方式に関する。

[00002]

[従来の技術] 従来の画像の編小方式は、縮小倍率によ り周期的に一つの間引き対象画案列を決め、その画案列 またはその周辺の画案情報とは全く無関係に間引き対照 画素列を単純に間引いて磁小処理をおこなっていた。 [0003]

【発明が解決しようとする課題】上述した従来の画像の 縮小処理方式は、縮小倍率により周期的に一つの間引き 対照画素列を決めて、その画案列またはその周辺の画案 情報とは全く無関係に聞引き対照画素列を単純に問引い て稿小処理をしていた為。間引き対象画素列の画情報が 欠落して罫線や組織等の周囲画素に対して個立した画情 報が再現できなくなる欠点があった。したがって、縮小 処理をすることによって罫線の織切れやかすれ、または つぶれなどの問題があった。

[課題を解決するための手段] 本発明の画像の磁小処理 方式は、白蜡報および黒情報の画情報が2値化された画 データの間引き対象の2ラインを間引画案列とし、前記 間引画素列の画素が周辺の前記画情報に対して孤立した 40 画素にならないように一方の前記画素列を聞引くことを 特徴とする。

【0005】また、入力の前記画データを複数のライン メモリに記憶し前記間引画素列および参照画素列として 生成し出力する手段と、予め設定された第1の特定パタ ーンを前記ラインメモリの画素列から検出し一方の前記 間引囲産列を選択し出力する手段と、選択された前記間 引画素列の主走査方向の4.画素分を並列に出力する手段 と、予め設定された第2の特定パターンを前記4画素分 の出方から検出し間引回素を選択し出力する手段とを有 50

する. [0006]

【実施例】次に、本発明について図面を参照して説明す る。図1は本発明の一実施例のブロック図である。

【0007】本実施例は、白皓報および黒鯖報の画皓報 が2値化された囲データDinを複数のラインメモリL M1~3に記憶し、閘引画素列り、cおよび参照画案列 a、dとして生成し出力するラインメモリ11と、予め 設定された第1の特定パターンをラインメモリ11の画 素列から検出し一方の間引画素列り又はcを選択し出力 する第1のパターンマッチング回路12及び第1のセレ クタ回路 1.4 と、選択された間引回素列 b 又は c の主定 査方向の4回素分加, n. p, q並列に出力する遅延回 路21と、予め設定された第2の特定パターンを4回素 分m、n,p、qの出力から検出し間引回素n又はpを 選択し出力する第2のパターンマッチング回路22及び 第2のセレクタ回路24とを有して構成される。

[0008]次に本実施例の動作について説明する。一 般に、ファクシミリ通信などに使われる画像情報は白鷺 銀と黒鳍銀とを電気信号のりと1とで表し、二次元平面 の画像を水平方向(主定室方向)と順次垂直方向(副を 査方向) とにスキャンして伝送している。この入力画デ ータDınをラインメモリ (LM1、LM2、LM3) 11に入力して副走査方向に隣接する4ライン分の画案 列る~なを生成して出力する。

【0009】ととで、aをiライン目の画案列とすると pはi-1ライン質、cはi-2ライン質、dはi-3 ライン目の画素列になる。ここでりとでを間引き対照画 **遠列として第1のセレクタ回路(DS1)14に入力し** て. a, b, c. dを第1のパターンマッチング回路 (PM1) 12に入力し、ある特定パターン(予め設定 する)の場合に画素選択信号 h をセレクタ回路 l 4に指 示して間引き対照画素列り、このどちらの画素を連択す るかを切り替える。

[0010] 垂直方向縮小回路 (VRC) 13は、ライ ンどとのイネーブル信号(ENB)eから縮小倍率によ り間引きラインの前のラインの区間だけ画素物整信号で を (PM) 12に出力し、 (PM1) 12ではこの区間 以外は画素選択信号により画素列りを選択するように置

【0011】また、 {VRC} 13では閏引きラインに 相当するイネーブル信号をマスクして新しいイネーブル 信号uを出力する。以上の結果(DSI)14から得ち れた画素列血は、通常は画素列りを出力しており、間引 きラインの前ラインのみ画素列りとこから画素単位に選 択された副走査方向の間引き箱小処理された画素を出力

[jij]2]同様に(DSI)14の出力の画帯列加は 画素遅延回路(D1, D2、D3)21に入力され主走 査方向に4.画素分の画素m、n, p、qを生成して出力

(3)

する。n, pを間引き対象画素として第2のセレクタ回路(DS2)24に入力して、n, n、p, qから第2のパターンマッチング回路(PM2)22で特定パターン(予め設定する)のとき画素選択信号sを(DS22)24に出力してnとpのどちらの画素を選択するかを切り替える。

[0013] ここで、國素転送クロック(GLK) fは 水平方向縮小回路(HRC) 23で縮小倍率により間引き 画素のクロックをマスクして 回素転送クロック x を出力し、間引き 国素の前回素の区間のみ(PM2) 22に 10 回素 切替信号 x でを指示して、(PM2) 22はこの区間 以外は回素被決信号 x で画素 n を選択するように 固定する。以上の稿果(DS2) 24から得られた 画素データ 出力 Dout (=1)は、 通常は 回素 n を出力しており、間引き 回素の前回素のみ回案 n と p から選択された 画素を出力する。〈主走査方向の間引き処理〉次にパターンマッチング回路(PM1、PM2) 13、23と動作について図2を参照して説明する。PM1、PM2に入力される回案を i 香目で i - 3番目とすると

が間引かれて欠落することになる。 【0014】とのとき、間引く画案の論理値とその両隣 りの画素のどちらか一方が同じ論理値の場合は間引き可 能画素と判断し、両隣りとも論理値が異なる場合は間引 き不可の画素と判断することにより、間引き可能な画素 は観掛けした部分になる。

き対象画素は i -) と i - 2の画素でありこのどちらか

[0015]6番目と11番目は一個素ごとに論理値が変化しているため、どちらを聞引いても画素の論理欠落が発生する。これ以外は、聞引き可能画素の一つを聞引 30いても画素の論理情報は残り解像度は暗保できる。したがって、非常に変れな一個素ごとに論理が変化する画素パターンを除けば、聞引き可能画素を画素パターンにより切り替えることにより顕微などの細線の欠落や文字のつなれを起こさずに縮小することができる。

[0016]なお、間引き対象画素のi-1とi-2の どちらを聞引いてもよい場合は、間引き画素の切り替え により発生する画素列の不連続性のジッタを少なくする 為できるだけ前画面の間引き画素と同じ画素列を問与く ことが望ましい。

[0017]


[発明の効果]以上説明したように本発明は、簡引き画 素の層辺の画素バターンから画素の論理情報ができるだ け大稽しないように二つの間引き対照画案列から趣訳的 に簡引画素を切り換えて補小することにより、罫線のよ うな細胞の大落や細かい文字などのつぶれを抑えること ができるという効果がある。

【図面の簡単な説明】

【図1】本発明の一実施例のプロック図である。 【図2】本実施例の動作説明のための囲業パターンを示 す図である。

【符号の説明】

- 11 LM1~3 (ラインメモリ)
- 12 PM1 (第1のパターンマッチング回路)
- 13 VRC (墨直方向磁小回路)
- 14 DS1 (第1のセレクタ回路)
- 21 D1~D3 (回素運獲回路)
- 22 PM2 (第2のパターンマッチング回路)
- その組合せは16通りのバターンがある。ことで、間引 20 23 HRG(水平方向福小回路)
 - 24 DS2(第2のセレクタ回路)
 - a 入力画素列(1ライン)
 - b 入力画素列(1-1ライン)
 - c 入力画素列(1-2ライン)
 - a 入力画素列(1-3ライン)
 - e 入力イネーブル信号
 - fl 入力画素転送クロック
 - g 画家切替信号(副走査方向)
 - h 画意想択信号(副走査方向)
 - 血 副走査福小画案列(入力:香目画案)
 - n 入力画素(1-1番目画素)
 - p 入力通素 (1-2番目画素)
 - q 入力画素 (1-3番目画素)
 - r 画素切替信号(主走查方向)
 - 國素選択信号《主走查方向》
 - 縮小画素出力
 - 」 出力イネーブル信号
 - 🗶 出力画素転送クロック



特開平6-78136

(5)

[22]

